

Xilinx 7 Series FPGA 开发环境软件安装

文档版本 Rev 1.0

发布日期 2021-10-2

成都市黑鹰电子科技有限公司

修订记录

修订记录累积了每次文档更新的说明。最新版本的文档包含以前所有文档版本的更新内容。

修订日期	版本	修订说明
20211002	1.0	首次撰写报告

www.easyconnect.cn

成都市黑鹰电子科技有限公司版权所有,保留一切权利。

非经黑鹰书面许可,任何单位和个人不得擅自摘抄、复制本文档内容的部分或全部,并不得以任何形式传播。

注意:

您购买的产品、服务或特性等应受黑鹰商业合同和条款的约束,本文档中描述的全部或部分产品、服务或特性可能不在您的购买或使用范围之内。除非合同另有约定,黑鹰对本文档内容不做任何明示或默示的声明或保证。

由于产品版本升级或其他原因,本文档内容会不定期进行更新。除非另有约定,本文档仅作为使用指导,本文档中的所有陈述、信息和建议不构成任何明示或暗示的担保。

目录

修订记录.....	2
前言.....	4
1 Vivado 简介.....	5
1.1 Vivado 安装包获取.....	5
1.2 Vivado 软件安装.....	5
2 ISE 软件的安装.....	18
3 ModelSim 软件安装.....	33
4 Visio 和 Notepad++软件安装.....	42
4.1 Visio 软件的安装.....	42
4.2 Notepad++软件的安装.....	50
5 实现 ISE 和 Notepad++软件关联及联合 ModelSim 仿真.....	56
5.1 ISE_14.7 和 Notepad++软件的关联.....	56
5.2 ISE 联合 Modelsim 仿真设置.....	60

前言

工欲善其事必先利其器，想要学习 FPGA，得心应手的开发工具必不可少。若将 FPGA 比作未经书写的白纸，开发工具就是描绘宏伟蓝图的水彩画笔，本教程使用的 FPGA 开发工具主要有 5 个，分别是主开发软件 Vivado2020.2、ISE14.7、仿真软件 Modelsim_10.5se、代码编辑软件 Notepad++_7.6.6、专业画图软件 Visio_2013_pro。

软件虽多，但各有妙用，它们可以提高 FPGA 的开发效率、帮助我们养成良好的工程开发习惯，使 FPGA 的开发更加得心应手。在本文档的 5 个章节中，我们会手把手的教会大家各个软件的安装方法。

读者无需担心，虽然开发软件较多，但普通配置的电脑也足以胜任开发软件的正常运行，当然如果你有足够的学习经费也可以选择配置更高的电脑，高配电脑可以缩短综合、布局布线的运行时间。

软件安装过程中，有几点注意事项：

- 1、安装路径可以自定义，但路径中不能包含中文或特殊字符这会导致安装失败。
- 2、安装过程中出现问题，先百度查找解决方法，莫乱阵脚；如果无法自行解决，可以联系我们的技术支持，我们会尽力帮您解决问题。
- 3、软件安装耗时较长，请耐心等待，切莫强行终止，这会影响软件的正常安装。
- 4、以上所有软件只适用于 Windows 操作系统（推荐 Win7、Win10）。
- 5、软件安装过程中，关闭杀毒软件、断开网络连接，否则可能会出现各种奇葩问题，导致安装的失败。
- 6、最后补充一点，软件的安装是 FPGA 学习的开始，笔者真心希望初学者能够掌握开发软件的安装方法，不然可能会被同行取笑。
- 7、本教程所涉及的软件只供教学使用，不得用于商业用途。个人或公司因商业用途导致的法律责任，后果自负。

1 Vivado 简介

Vivado 设计套件，是 FPGA 厂商赛灵思（Xilinx）公司于 2012 年发布的全新的集成设计环境，以提升生产力、缩短产品上市时间、实现可编程系统集成等为目的而设计的软件。Vivado 设计套件实现 FPGA 部分的设计和开发，实现 RTL 到比特流的设计流程。

1.1 Vivado 安装包获取

找到 Vivado 的安装包文件，文件列表如下图所示：

名称	修改日期	类型	大小
 Vivado2020_2.rar	2023/7/17 10:35	WinRAR 压缩文件	30,311,849 KB
 安装说明.txt	2023/7/17 9:42	文本文档	1 KB

图 1.1 Vivado 安装包文件夹

官网下载链接：<https://china.xilinx.com/support/download.html>

1.2 Vivado 软件安装

将压缩包解压出来（注意：解压目录的路径名称只能够包含字母、数字、下划线，不要出现中文与特殊字符，否则安装程序有可能出问题），为避免在安装过程中出错，在开始安装之前，请先关闭安全或杀毒软件。双击解压出来的文件夹下的“xsetup.exe”，开始安装 Vivado 软件，如下图所示：

名称	修改日期	类型	大小
bin	2023/3/11 17:52	文件夹	
data	2023/3/11 17:52	文件夹	
lib	2023/3/11 17:52	文件夹	
payload	2023/3/11 17:58	文件夹	
scripts	2023/3/11 17:58	文件夹	
tps	2023/3/11 18:01	文件夹	
xsetup.exe	2020/11/19 2:00	应用程序	440 KB
xuninstall.exe	2020/11/19 2:00	应用程序	441 KB

图 1.2 双击“xsetup.exe”

双击“xsetup.exe”后，需要等待 1 分钟左右才会进入 Vivado 的安装引导页面，如下图所示：




图 1.3 Vivado 最新版本检测

进入引导页面后如上图所示，最前面会有一个小的弹框提示，是在联网检测 Vivado 最新版本，因为我们是断网安装的，所以一直显示连接中，这里直接选择“Ignore”关闭该弹窗，版本更新检测弹窗关闭后如下图所示：




图 1.4 不安装最新版本

检测更新版本的弹窗下面还有一个提示框如上图所示，该提示框的内容是说由于电脑断开了网络连接，不能联网安装最新版本的 Vivado 工具，因为我们就是安装 2020.2 版本的，所以不需要联网更新。这里也直接选择上图的“Ignore”退出该弹框，然后会进入 Vivado 软件的安装引导页面，如下图所示：




图 1.5 Vivado 软件的安装引导页面

欢迎界面主要是介绍哪些操作系统可以支持 Vivado 2020.2，详细操作系统版本描述由如下：

- 1) Windows 10 专业版和企业版 1809, 1903, 1909 和 2004: 64 位;
- 2) Red Hat 公司 Linux 7.4-7.8 和 8.1-8.2: 64 位;
- 3) CentOS Linux 7.4-7.8 和 8.1-8.2: 64 位;
- 4) SUS 公司 Linux 12.4: 64 位;
- 5) Amazon Linux 2 AL2 LTS: 64 位;
- 6) Ubuntu Linux 16.04.5、16.04.6、18.04.1、18.04.2、18.04.3、18.04.4 和 20.04 LTS: 64 位-需要额外的安装库;

接下来是两个注意项：

1 注意：此版本要求将您的许可证服务器工具升级到 Flex 11.14.1 版本。在运行这些工具之前，请使用正确版本的许可证服务器工具。

2 注意：此安装程序在 Linux 上安装时，不会安装下载器驱动程序。下载器驱动需要在管理员的权限下单独安装。

上图中的红色文字是提醒我们，为了节约安装时间，在进行下一个步骤之前建议我们关闭电脑的杀毒软件。这里没有关闭自身电脑杀毒软件我们先关闭电脑的杀毒软件后，再点击“Next”继续安装。如下图所示：




图 1.6 选择组件和器件库

上图是选择工具组件和器件库。为了节省存储空间，我们提供的安装包没有将 Xilinx 提供的工具组件和器件库全部下载下来，只下载了一部分我们开发中常用的工具组件和器件库，所以这个页面如上图所示保持默认即可，再点击“Next”继续安装。

最下面的“Disk Space Required”表示在当前选项下 Vivado 在安装完成后所占用的磁盘空间大小，为 85.37GB。由此可见，Vivado 对硬盘存储空间的占用相对来说还是挺大的。

在接下来的页面中，勾选 3 个“I Agree”，然后点击“next”如下图所示：




图 1.7 勾选“I Agree”

点击 Next，进入安装目录设置页面，如下图所示：




图 1.8 安装目录设置

图中红色方框内是对安装目录的设置，默认安装在 C 盘下的“Xilinx”文件夹下，如果需要，可以点击后面的三个点来修改安装目录（注意，安装路径只能够包含字母、数字、下划线，否则安装程序有可能出问题）。还有，选择安装的磁盘时，注意磁盘的空间要求是 85.37GB。其他的设置保持默认即可。上图点击“Next”后会有一个小弹窗，如下图所示：




图 1.9 新建 Vivado 安装目录

因为我们没有在 C 盘创建 Vivado 的安装目录，所以上图会新建一个 Vivado 安装目录，我们选择“Yes”就可以了，下面就进入了 Summary 界面。




图 1.10 开始安装

该界面总结了前面所有安装的配置信息，供用户浏览确认。

Devices：设备器件。

1 安装 Alveo 和 Xilinx 边缘加速平台的设备；

2 用于自定义平台的设备（SoCs、7 系列、UltraScale、UltraScale+、Versal ACAP）；

Design Tools：开发工具。

3 Vitis 统一软件平台（Vitis、Vivado、Vitis HLS）；

4 附加 MATLAB 和 SIMULINK (模型编写器和系统生成器)；

5 Xilinx 官方文档查找与下载工具；

Installation Options：安装选项。

1 安装下载驱动，在安装下载驱动之前，电脑需必须断开所有 Xilinx 平台 USB II 的连接。（关闭所有 Xilinx 的开发平台，电脑的 USB 接口连线全部拔掉，主要是下载器与电脑的 USB 接口的连接一定要断开）；

2 本次安装了 Vivado 2020.2、Xilinx Vitis 2020.2、Vitis HLS 2020.2、Model Composer and System Generator 2020.2 与 DocNav。

Disk Space Required: 磁盘空间要求。

1 安装要求的磁盘空间是 85.37GB。

2 最后实际使用的磁盘空间是 59.13GB。

确认无误后，点击“Install”开始安装 Vivado 设计套件，如下图所示。（由于 Vivado 在安装期间会占用大量的电脑 CPU 资源和内存资源，所以建议大家在开始安装之前，尽量关闭电脑中其他的不必要的应用软件）。之后会出现下面的正在安装界面：




图 1.11 正在安装

安装过程可能会耗费一些时间，请大家耐心等待。该过程一定不能中断，如果中断会导致软件安装失败或者安装不能正常使用。

在安装期间可能会出面如下消息：




图 1.12 点击确定即可

弹出的这个界面是提示我们断开所有的 Xilinx 下载器与电脑的连接。值得注意的是，在安装 Vivado 软件的过程中，会安装 Xilinx 下载器的驱动程序，这里必须断开 Xilinx 下载器和电脑的连接，否则下载器的驱动可能安装失败。断开连接后，点击确定即可。

最后出现了安装成功的消息窗口，如下图所示：




图 1.13 安装成功

我们直接点击确定即可。一同弹出的可能还有“Vivado License Manager”窗口，我们可以选择 30 天

试用期，也可以通过购买 Xilinx 正版的 License 等途径来正常使用（请查看安装包目录下“安装说明.txt”）。如下图所示：




图 1.14 “Vivado License Manager”窗口

至此，Vivado 设计套件的安装就成功完成了，我们可以在电脑桌面上看到 Vivado2020.2 套件的图标，如下图所示：




图 1.15 Vivado2020.2 套件的桌面图标

2 ISE 软件的安装

ISE 作为一款非常强大的 Xilinx FPGA 开发工具一直以来广受工程师们的欢迎，目前已经更新到了 14.7 版本，虽然根据 Xilinx 官方的回应，ISE 暂时已经不再更新了，但是相关的 FPGA 芯片却依旧畅销，这使得 ISE 依旧拥有很强的生命力，值得我们去学习和使用。我们在光盘中提供了最新 14.7 版本的 ISE 安装包。

首先找到 ISE14.7 版本安装包，解压后（解压后的文件夹路径不能带有中文和特殊字符）的文件列表如图 2.1 所示：



.install	2020/9/29 10:14	文件夹	
bin	2020/9/29 10:14	文件夹	
common	2020/9/29 10:14	文件夹	
data	2020/9/29 10:14	文件夹	
edk	2020/9/29 10:14	文件夹	
idata	2020/9/29 10:17	文件夹	
ise	2020/9/29 10:17	文件夹	
labtools	2020/9/29 10:17	文件夹	
lib	2020/9/29 10:17	文件夹	
Microsoft.VC90.CRT	2020/9/29 10:17	文件夹	
Microsoft.VC90.MFC	2020/9/29 10:17	文件夹	
msg	2020/9/29 10:17	文件夹	
planahead	2020/9/29 10:17	文件夹	
planahead_wp	2020/9/29 10:17	文件夹	
sysgen	2020/9/29 10:17	文件夹	
webpack	2020/9/29 10:17	文件夹	
autorun.inf	2013/10/14 2:47	安装信息	1 KB
xinfo	2013/10/14 2:47	文件	1 KB
xinfo.exe	2013/10/14 2:50	应用程序	741 KB
xsetup	2013/10/14 2:47	文件	1 KB
xsetup.exe	2013/10/14 2:50	应用程序	748 KB

图 2.1 双击“xsetup.exe”

双击上图中的“xsetup.exe”进入 ISE 安装界面如图 2.2 所示：




图.2.2 安装引导界面

点击” Next >” 按钮进入条款协议界面如图 2.3 所示：




图 2.3 条款协议界面一

这里我们选择 accept 并点击 “Next >” 进入下一个协议界面如图 2.4 所示：




图 2.4 条款协议界面

继续选择 accept 并点击 “Next >” 进入软件选型界面如图 2.5 所示：




图 2.5 软件选型

在该界面我们选择第五个（ISE Design Suite System Edition）如上图所示并点击“Next >”进入安装选项界面如图 2.6 所示：




图 2.6 安装选项界面

这个界面我们可以选择自己所需要的安装选项，如果不知道怎么选择就按照上图所示的默认选择，然后点击“Next >”进入安装路径选择界面如图 2.7 所示：




图 2.7 安装路径选择

安装路径选择可以根据自己的实际情况去选择，这里我将 ISE 安装在了 D 盘 Xilinx 目录下 (D:\Xilinx)，选择好安装路径后我们继续点击 “Next >” 进入安装信息总结的界面如图 2.8 所示：




图 2.8 安装信息总结

这个界面我们可以看到我们本次安装的一个大致信息，我们点击“Install”进入安装进程界面如图 2.9 所示：



图 2.9 安装进程

当进入安装进程的时候我们就可以耐心等待它安装了，这里根据电脑配置的不同在等待时间上会有所差异，但是有一点要提醒大家特别注意当进程差不多到 88% 的时候会跳出来一个 WinPcap 的界面如图 2.10 所示：




图 2.10 WinPcap 询问界面

这里我们直接点击“确定”按钮，然后安装进程会继续进行，然后出现一个让你断开 USB 和 JTAG 接口的界面如图 2.11 所示：




图 2.11 断开 USB 和 JTAG 接口

这里我们将电脑上的 USB 和 JTAG 连接全部断开然后点击确定，安装进程会继续进行，在之后会跳出一个与 MATLAB 关联的选项界面如图 2.12 所示：




图 2.12 MATLAB 关联选项

这里我们可以直接点击“OK”按钮跳过，以后再关联，如果电脑已经安装了适合版本的 MATLAB，可以在这里选择“Find MATLAB”按钮进行关联。到这一步之后我们的 ISE 就安装完成了，安装完成后会进入 License 配置管理界面如图 2.13 所示：




图 2.13 License 选择

我们可以去购买相关的 License 然后进行激活就可以使用我们的 ISE 了。这里我要着重提醒大家一下，ISE 和 Win10 的兼容性不是很好，如果你发现你的 ISE 出现闪退的情况，那么请尝试根据以下步骤去做：

第一步：寻找 Xilinx ISE 的安装目录下的文件夹：

X:\Xilinx\14.7\ISE_DS\ISE\lib\nt64 (X 代表自己的安装磁盘路径，以本章为例，文件夹路径为 D:\Xilinx\14.7\ISE_DS\ISE\lib\nt64)

对文件夹下的两个文件进行如下操作：

1.将文件 libPortability.dll 重名为 libPortability.dll.orig；

2.将文件 libPortabilityNOSH.dll 复制一份，将这个复制文件重命名为 libPortability.dll，并重新粘贴到与 libPortabilityNOSH.dll 相同的路径下；

3.修改后如下图所示：




图 2.14 文件名修改 1

第二步：寻找 Xilinx ISE 的安装目录下的文件夹：

X:\Xilinx\14.7\ISE_DS\common\lib\nt64 (X 代表自己的安装磁盘路径) 在该文件夹下进行如下操作：

- 1.将文件 libPortability.dll 重名为 libPortability.dll.orig;
- 2.然后将第一步中的文件 libPortabilityNOSH.dll 复制到该文件夹下，并重命名为 libPortability.dll;
- 3.修改后如下图所示：




图 2.15 文件名修改 2

进行这两步操作后，ISE 将不再出现打开文件闪退的情况了。

3 ModelSim 软件安装

很多初学者会有疑问为什么做 FPGA 开发还要专门安装一个仿真软件，因为 Quartus II 这类开发工具在最初的设计中，对于仿真这一块做的并不是很好，所以往往需要第三方更为专业的仿真软件来做仿真这项工作，虽然 Mentor 公司也专 Altera 公司提供了嵌入到 Quartus II 工具内部的 ModelSim-Altera，但我们学习开发时如果用到 Xilinx 或者 Lattice 的开发工具就不能使用只为 Altera 公司设计的 ModelSim-Altera 了。而独立的 ModelSim 则可以和任意一家 FPGA 公司的开发工具进行关联使用，也可以直接单独使用，灵活性更高。

接下来，我们以 ModelSim SE 10.5 版本为例，教会各位 ModelSim 软件的安装。

选取软件安装位置，选择有充足容量的磁盘，新建并重命名文件夹，作为软件安装位置。要注意的是，重命名后的文件夹名称不能包含中文、空格、特殊字符，可使用下划线。例如，教程中将“磁盘 D”“ModelSim_10.5se”作为 ModelSim 仿真软件安装位置，如图 3-1 所示。



software (D:)		
名称	修改日期	类型
ModelSim_10.5se	2019/10/13 19:04	文件夹
Notepad++_7.6.6	2020/1/9 15:25	文件夹
QuartusII_13.0	2019/9/29 8:33	文件夹
Visio_2013pro	2020/1/9 15:25	文件夹

图 3-1 ModelSim 软件安装（一）

如图 3-2、图 3-3 所示，找到仿真软件应用程序“modelsim-win64-10.5-se.exe”，鼠标右击选择“以管理员身份运行(A)”。




图 3-2 Modelsim 软件安装 (二)



图 3-3 Modelsim 软件安装 (三)

如图 3-4、图 3-5 所示，开始 ModelSim 仿真软件的安装，点击图 3-6 中的“下一步”，进入软件安装位置的选择界面。




图 3-4 Modelsim 软件安装图 (四)




图 3-5 Modelsim 软件安装图（五）



图 3-6 Modelsim 软件安装（六）

如图 3-7、图 3-8 所示，我们可以通过“浏览”左边的“▼”图标进行软件安装路径的选择，选择之前新建好的文件夹“D:\ModelSim_10.5se”，然后点击“下一步”。




图 3-7 Modelsim 软件安装（七）




图 3-8 Modelsim 软件安装（八）

如图 3-9 所示，“同意”许可协议，否则无法继续安装此软件。



图 3-9 Modelsim 软件安装（九）

如图 3-10 所示，正在进行仿真软件的安装；在软件安装过程中，会进行一些必要插件的安装，在弹出的对话框中，我们选择“是”，如图 3-11、图 3-12、图 3-13 所示。




图 3-10 Modelsim 软件安装（十）




图 3-11 Modelsim 软件安装图 (十一)




图 3-12 Modelsim 软件安装图 (十二)




图 3-13 Modelsim 软件安装图（十三）

在如图 3-14 所示的界面中等待一段时间；软件安装完毕后提示是否立刻重启，这里我们选择“否”，如图 3-15 所示。




图 3-14 Modelsim 软件安装图（十四）



图 3-15 Modelsim 软件安装图（十五）

如图 3-16 所示，软件已经完成安装，点击“完成”后自动退出。




图 3-16 Modelsim 软件安装图（十六）

软件安装完成后，创建桌面图标如图 3-17 所示，此时软件还不能被使用，需要购买正版 license 进行激活。




图 3-17 Modelsim 软件安装图（十七）

4 Visio 和 Notepad++软件安装

4.1 Visio 软件的安装

Visio 软件的安装目的是为了完成工程结构框图和模块内部波形图的绘制，之所以在众多的波形图绘制软件中现在 Visio，是因为它同时具备绘制结构框图和波形图的能力。通过该软件可以更好的表达我们的核心设计方法，初学者务必要安装。

接下来是 Visio 绘图软件的安装。

选取软件安装位置，选择有充足容量的磁盘，新建并重命名文件夹，作为软件安装位置。要注意的是，重命名后的文件夹名称不能包含中文、空格、特殊字符，可使用下划线；例如，教程中将“磁盘 D”“Visio_2013pro”作为 ModelSim 仿真软件安装位置，如图 4-1 所示。



software (D:)		
名称	修改日期	类型
ModelSim_10.5se	2019/10/13 19:04	文件夹
Notepad++_7.6.6	2020/1/9 15:25	文件夹
QuartusII_13.0	2019/9/29 8:33	文件夹
Visio_2013pro	2020/1/9 15:25	文件夹

图 4-1 Visio 软件的安装（一）


如图 4-2 所示，找到“SW_DVD5_Visio_Pro_2013_64Bit_ChnSimp_MLF_X18-61013”文件夹并打开；双击运行

“SW_DVD5_Visio_Pro_2013_64Bit_ChnSimp_MLF_X18-61013 ”下“setup.exe”应用程序，如图 4-3 所示。



> FPGA开发工具 > Visio_2013pro			
名称	修改日期	类型	大小
office_visio激活工具	2019/3/4 8:52	文件夹	
SW_DVD5_Visio_Pro_2013_64Bit_ChnSimp_MLF_X18-61013	2018/12/30 9:47	文件夹	
Visio波形工具箱	2019/2/25 16:40	文件夹	

图 4-2 Visio 软件的安装（二）



> FPGA开发工具 > Visio_2013pro > SW_DVD5_Visio_Pro_2013_64Bit_ChnSimp_MLF_X18-61013			
名称	修改日期	类型	大小
admin	2018/12/30 9:47	文件夹	
catalog	2018/12/30 9:47	文件夹	
office.zh-cn	2018/12/30 9:47	文件夹	
office32.zh-cn	2018/12/30 9:47	文件夹	
osm.zh-cn	2018/12/30 9:47	文件夹	
proofing.zh-cn	2018/12/30 9:47	文件夹	
updates	2018/12/30 9:47	文件夹	
visio.zh-cn	2018/12/30 9:47	文件夹	
vispro.ww	2018/12/30 9:47	文件夹	
autorun.inf	2011/12/14 5:04	安装信息	1 KB
readme.htm	2012/8/20 9:54	HTM 文件	1 KB
setup.dll	2012/10/2 8:23	应用程序扩展	1,036 KB
setup.exe	2012/10/2 8:25	应用程序	210 KB

图 4-3 Visio 软件的安装（三）

在如图 4-4 所示的界面略作等待；界面跳转到如图 4-5 所示的窗口，勾选“我接受此协议的条款(A)”，点击“继续(C)”，否则无法继续安装此软件。




图 4-4 Visio 软件的安装（四）



图 4-5 Visio 软件的安装（五）

如图 4-6 所示，我们选择“自定义(U)”，这样我们可以自己选择需要安装的软件内容和安装位置。



图 4-6 Visio 软件的安装（六）

如图 4-7 所示，在“安装选项(N)”的选共享卡中，我们可以选择需要安装的软件功能，用户可根据实际需求自行决定；如图 4-8、图 4-9 所示，在“文件位置(F)”的选项卡中，我们选择软件安装的位置，点击“预览(B)...”选择安装路径；如图 4-10 所示，在“用户信息(S)”的选项卡中选择默认设置，然后点击“立即安装(I)”。




图 4-7 Visio 软件的安装（七）



图 4-8 Visio 软件的安装（八）



图 4-9 Visio 软件的安装（九）




图 4-10 Visio 软件的安装（十）

如图 4-11 所示，软件正在安装；如图 4-12 所示，弹出联机界面，表示软件安装完毕，这里我们直接点击“关闭(C)”。




图 4-11 Visio 软件的安装（十一）



图 4-12 Visio 软件的安装（十二）

如图 4-13 所示，软件安装完成桌面创建 Visio 图标，此时软件打开后会提示未激活，有很多功能被限制使用。



图 4-13 Visio 软件的安装（十三）

软件安装完毕后我们还需要将 Visio 波形工具箱中和 FPGA 设计相关的工具三个组件放到指定位置以方便使用，如图 4-14 所示，找到“FPGA 开发工具\Visio_2013pro”下的“Visio 波形工具箱”文件夹并打开。



图 4-14 visio 波形工具箱

如图 4-15 所示，复制“Visio 波形工具箱”文件夹下 FPGA 设计相关的三个工具组件，然后点击左侧的“文档”。





图 4-15 复制波形工具箱

如图 4-16 所示，在打开的界面中点击进入“我的形状”文件夹，并将三个工具组件复制到图 4-17 所示的位置即可。



名称	修改日期	类型
ABCPhoto	2019/6/27 22:48	文件夹
Camtasia Studio	2020/3/13 21:39	文件夹
Downloads	2020/5/6 23:57	文件夹
MATLAB	2019/11/12 8:45	文件夹
MiWiFi_Upload	2018/3/10 13:11	文件夹
My eBooks	2020/4/7 15:29	文件夹
Nuhertz	2018/1/5 21:24	文件夹
Oray	2018/9/13 22:49	文件夹
Polyspace_Workspace	2019/6/27 11:28	文件夹
R-TT	2018/1/7 20:13	文件夹
Snagit	2020/5/5 20:56	文件夹
Sunlogin Files	2018/1/15 23:38	文件夹
Tencent OD Files	2020/2/27 21:11	文件夹
XilinxDocs	2018/4/13 16:55	文件夹
我的形状	2020/5/7 20:33	文件夹

图 4-16 我的形状



名称	修改日期	类型	大小
FPGA_DESIGN.vss	2018/1/11 14:30	Microsoft Visio ...	244 KB
逻辑组件.vss	2015/9/1 12:41	Microsoft Visio ...	156 KB
状态机组件.vss	2018/3/1 10:43	Microsoft Visio ...	28 KB

图 4-17 粘贴波形工具箱

4.2 Notepad++软件的安装

Notepad++是一款小而精悍的代码编辑器，安装包只有 5M 大小，安装后的文件夹也只 10M 左右，小小的软件功能却十分强大，在做笔记的时候对代码格式和高亮的还原性非常好，同时还拥有众多支持模板、语法检查等功能的插件，很多教程中的代码都是使用 Notepad++ 来编辑完成的。其实代码编辑器的种类是很多的，如 UE、VIM、GVIM、VSCode、Sublime 等，它们也各有特色，当然还有开发工具自带的编辑器，具体使用哪个可以根据学习者自己的喜好来选定。软件安装方法如下：

如图 4-18 所示，在专门放置软件的磁盘新建一个文件夹（我们选择的是安装在 D 盘），取名为“Notepad++_7.6.6”，用于放置安装的 Notepad++ 软件。



software (D:)		
名称	修改日期	类型
ModelSim_10.5se	2019/10/13 19:04	文件夹
Notepad++_7.6.6	2020/1/9 15:25	文件夹
QuartusII_13.0	2019/9/29 8:33	文件夹
Visio_2013pro	2020/1/9 15:25	文件夹

图 4-18 Notepad++软件安装（一）

找到“FPGA 开发工具\Notepad++_7.6.6”下的“npp.7.6.6.Installer.exe”应用程序，如图 4-19 所示。



Notepad++_7.6.6			
名称	修改日期	类型	大小
npp.7.6.6.Installer.exe	2019/5/4 12:27	应用程序	3,487 KB

图 4-19 Notepad++软件安装（二）

如图 4-20 所示，鼠标右击选择“以管理员身份运行(A)”。




图 4-20 Notepad++软件安装（三）

如图 4-21 所示，选择“简体中文”。



图 4-21 Notepad++软件安装（四）

在弹出的图 4-22 所示界面中，直接点击“下一步(N)”



图 4-22 Notepad++软件安装（五）

当出现图 4-23 所示界面时，我们选择“我接受(I)”，否则无法继续安装此软件。




图 4-23 Notepad++软件安装（六）

如图 4-24 所示，选择我们软件安装的位置，点击“浏览(B)”选择安装路径。



图 4-24 Notepad++软件安装（七）

如图 4-25 所示，选择之前新建好的文件夹“D:\Notepad++_7.6.6”，然后点击“下一步(N)”。




图 4-25 Notepad++ 软件安装（八）

如图 4-26 所示可以根据自己的需要选择插件，这里我们一般默认即可，然后点击“下一步(N)”。




图 4-26 Notepad++ 软件安装（九）

如图 4-27 所示，我们只勾选“Create Shortcut on Desktop”创建桌面快捷方式选项，然后点击“安装(I)”。



图 4-27 Notepad++软件安装（十）

如图 4-28 所示，进入正在安装界面，此安装时间很短，稍等片刻即可。



图 4-28 Notepad++软件安装（十一）

安装完毕后可直接打开软件，如图 4-29 所示，在“运行 Notepad++ v7.6.6(R)”前面打勾，然后点击“完成(F)”。



图 4-29 Notepad++软件安装（十二）

第一次打开后的 Notepad++界面如图 4-30 所示，此软件不需要激活，即可直接使用。




图 4-30 Notepad++软件安装（十三）

安装完成后所创建的图标如图 4-31 所示。




图 4-31 Notepad++软件安装（十四）

5 实现 ISE 和 Notepad++ 软件关联及联合

ModelSim 仿真

5.1 ISE_14.7 和 Notepad++ 软件的关联

ISE_14.7 对各种代码编辑器的兼容性做得十分好，可以支持多种第三方代码编辑器的使用，适应编程人员的使用习惯。我们以 Notepad++ 为例，介绍一下编译器关联的方法，具体设置如下：

如图 5-1 所示，选择菜单栏“Edit”下的“Preferences...”




图 5-1 ISE 与 Notepad++ 软件关联（一）

如图 5-2 所示，选择“ISE General”选项卡下的“Editors”，默认使用的编辑器是“ISE Text Editor”。




图 5-2 ISE 与 Notepad++ 软件关联（二）

如图 5-3 所示，在“Editor:”栏选择“Custom”。




图 5-3 ISE 与 Notepad++ 软件关联（三）

如图 5-4 所示，在“Command lime syntax”栏中选择 Notepad++的路径，路径定位“notepad++. exe”启动文件,这里我的路径为：F:\Program Files (x86)\Notepad++\notepad++。点击“OK”完成 ISE_14.7 与 Notepad++的关联。




图 5-4 ISE 与 Notepad++软件关联（四）

5.2 ISE 联合 Modelsim 仿真设置

ISE 自身在仿真领域做的并不是很好，所以 ISE 软件兼容 Mentor 公司的 ModelSim 仿真软件，这里将介绍在 Modelsim 工具中调用 ISE 工具中的仿真库文件的设置。具体的设置如下：

如图 5-5 所示，在开始菜单中找到“Xilinx Design Tools → ISE Design Suite 14.7 → ISE Design Tools → 64-bit Tools → Simulation Library Compilation Wizard”选项，点击打开。




图 5-5 ISE 联合 Modelsim 仿真设置（一）

打开后如图 5-6 所示，在“Select Simulator”下面选中你装好的 Modelsim 版本，这里我们选中“Modelsim SE”。在“Select 32-Bit or 64-Bit Format”一栏中选择电脑系统的操作位数，这里我的电脑为 64 位操作系统，故选 64 位。在“Simulator Executable Location (The -p command-line option)”一栏中填入 modelsim.exe 文件所在的位置，可通过点击“Browse…”进行添加。其余选项按默认设置，点击 Next。




图 5-6 ISE 联合 Modelsim 仿真设置（二）

如图 5-7 所示，选择需要编译的语言，我们按默认“Both VHDL and Verilog”选择，然后点击 Next。




图 5-7 ISE 联合 Modelsim 仿真设置（三）

如图 5-8 所示，该步骤是让我们选择需要编译的 Xilinx FPGA 和 CPLD 器件库，这里我们按默认全勾上，直接点击 Next。




图 5-8 ISE 联合 Modelsim 仿真设置（四）

如图 5-9 所示，这一步我们仍然按默认进行选择即可，下面两行白框是添加额外库的，第一行是路径，第二行是命令参数，这么我们不用管直接点击 Next。




图 5-9 ISE 联合 Modelsim 仿真设置（五）

如图 5-10 所示，该页面可选择编译库的输出路径，这里我们按默认保存即可。然后点击“Launch Compile Process”开始编译。




图 5-10 ISE 联合 Modelsim 仿真设置（六）

如图 5-11 所示，这个编译过程需要花费 20 分钟左右的时间，请耐心等待。




图 5-11 ISE 联合 Modelsim 仿真设置（七）

如图 5-12 所示，编译完成后点击 Next。




图 5-12 ISE 联合 Modelsim 仿真设置（八）

如图 5-13 所示，点击“Finish”完成编译。




图 5-13 ISE 联合 Modelsim 仿真设置（九）

如图 5-14 所示，编译库生成完之后，我们就可以看到 ISE 安装目录下有一个 modelsim.ini 文件。





图 5-14 ISE 联合 Modelsim 仿真设置（十）

将 modelsim.ini 用我们前面安装的 Notepad ++打开，没有安装的用记事本打开也行。如图 5-15、图 5-16 所示，我们从“secureip =”处开始复制，一直复制到“[vcom]”以上为止。




```

59 ; See the User Manual for more details.
60 ;
61 ; AutoLibMapping = 0
62
63
64
65 secureip = F:\ISE_14.7\14.7\ISE_DS\ISE\verilog\mti_se\10.5\nt64\secureip
66 unisim = F:\ISE_14.7\14.7\ISE_DS\ISE\vhdl\mti_se\10.5\nt64\unisim
67 unimacro = F:\ISE_14.7\14.7\ISE_DS\ISE\vhdl\mti_se\10.5\nt64\unimacro
68 unisims_ver = F:\ISE_14.7\14.7\ISE_DS\ISE\verilog\mti_se\10.5\nt64\unisims_ver
69 unimacro_ver = F:\ISE_14.7\14.7\ISE_DS\ISE\verilog\mti_se\10.5\nt64\unimacro_ver
70 simprim = F:\ISE_14.7\14.7\ISE_DS\ISE\vhdl\mti_se\10.5\nt64\simprim
71 simprims_ver = F:\ISE_14.7\14.7\ISE_DS\ISE\verilog\mti_se\10.5\nt64\simprims_ver
72 xilinxcorelib = F:\ISE_14.7\14.7\ISE_DS\ISE\vhdl\mti_se\10.5\nt64\xilinxcorelib
73 xilinxcorelib_ver = F:\ISE_14.7\14.7\ISE_DS\ISE\verilog\mti_se\10.5\nt64\xilinxcorelib_ver
74 uni9000_ver = F:\ISE_14.7\14.7\ISE_DS\ISE\verilog\mti_se\10.5\nt64\uni9000_ver
75 cp1d = F:\ISE_14.7\14.7\ISE_DS\ISE\vhdl\mti_se\10.5\nt64\cp1d
76 cp1d_ver = F:\ISE_14.7\14.7\ISE_DS\ISE\verilog\mti_se\10.5\nt64\cp1d_ver
77 edk = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk
78 cdn_axi3_master_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi3_master_bfm_wrap_v2_01_b
79 cdn_axi3_slave_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi3_slave_bfm_wrap_v2_01_b
80 cdn_axi4_lite_master_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi4_lite_master_bfm_wrap_v2_01_b
81 cdn_axi4_lite_slave_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi4_lite_slave_bfm_wrap_v2_01_b
82 cdn_axi4_master_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi4_master_bfm_wrap_v2_01_b
83 cdn_axi4_slave_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi4_slave_bfm_wrap_v2_01_b
84 cdn_axi4_streaming_master_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi4_streaming_master_bfm_wrap_v2_01_b
85 cdn_axi4_streaming_slave_bfm_wrap_v2_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\cdn_axi4_streaming_slave_bfm_wrap_v2_01_b
86 proc_common_v3_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\proc_common_v3_00_a
87 common_v1_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\common_v1_00_a
88 apu_fpu_v3_10_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\apu_fpu_v3_10_a
89 apu_fpu_virtex5_v1_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\apu_fpu_virtex5_v1_01_a
90 lib_common_v1_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\lib_common_v1_00_a
91 axi_lite_ipif_v1_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_lite_ipif_v1_01_a
92 axi_sg_v3_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_sg_v3_00_a
93 axi_datamover_v4_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_datamover_v4_00_a
94 axi_sg_v4_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_sg_v4_00_a
95 axi_sg_v4_03_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_sg_v4_03_a
96 axi_datamover_v4_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_datamover_v4_01_a
97 axi_sg_v4_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_sg_v4_01_a
98 axi_sg_v4_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_sg_v4_02_a
99 axi_lite_ipif_v1_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_lite_ipif_v1_00_a
100 axi_slave_burst_v1_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_slave_burst_v1_00_a
101 emc_common_v5_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\emc_common_v5_00_a
102 emc_common_v5_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\emc_common_v5_01_a
103 emc_common_v5_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\emc_common_v5_02_a
104 emc_common_v5_03_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\emc_common_v5_03_a
105 emc_common_v5_03_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\emc_common_v5_03_b
106 axi_enhanced_pcie_v1_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_enhanced_pcie_v1_00_a
107 axi_enhanced_pcie_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_enhanced_pcie_v1_02_a
108 axi_enhanced_pcie_v1_03_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_enhanced_pcie_v1_03_a
109 axi_enhanced_pcie_v1_04_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\axi_enhanced_pcie_v1_04_a
110 lib_common_v1_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\lib_common_v1_01_a

```

图 5-15 ISE 联合 Modelsim 仿真设置（十一）



```

260 xps_gpio_v2_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_gpio_v2_00_a
261 xps_hwicap_v5_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_hwicap_v5_01_a
262 xps_iic_v2_03_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_iic_v2_03_a
263 xps_spi_v2_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_spi_v2_02_a
264 xps_insystem_flash_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_insystem_flash_v1_02_a
265 xps_intc_v2_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_intc_v2_01_a
266 xps_ll_fifo_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_ll_fifo_v1_02_a
267 xps_ll_temac_v2_03_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_ll_temac_v2_03_a
268 xps_mch_emc_v3_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_mch_emc_v3_01_a
269 xps_ps2_v1_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_ps2_v1_01_b
270 xps_sysace_v1_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_sysace_v1_01_a
271 xps_sysmon_adc_v3_00_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_sysmon_adc_v3_00_b
272 xps_tft_v2_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_tft_v2_01_a
273 xps_timebase_wdt_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_timebase_wdt_v1_02_a
274 xps_timer_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_timer_v1_02_a
275 xps_uart16550_v3_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_uart16550_v3_00_a
276 xps_uartlite_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_uartlite_v1_02_a
277 xps_usb2_device_v7_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_usb2_device_v7_01_a
278 [DefineOptionset]
279 ; Define optionset entries for the various compilers, vmake, and vsim.
280 ; These option sets can be used with the "-optionset <optionsetname>" syntax.
281 ; i.e.
282 ; vlog -optionset COMPILEDEBUG top.av
283 ; vsim -optionset UVMDEBUG my_top
284 ;
285 ; Following are some useful examples.
286
287 ; define a vsim optionset for uvm debugging
288 UVMDEBUG = -uvmcontrol=all -msgmode both -displaymsgmode both -classdebug -onfinish stop
289
290 ; define a vopt optionset for debugging
291 VOPTDEBUG = +acc -debugdb
292
293
294 [vcom]
295 ; VHDL93 variable selects language version as the default.
296 ; Default is VHDL-2002.
297 ; Value of 0 or 1987 for VHDL-1987.

```

图 5-16 ISE 联合 Modelsim 仿真设置（十二）

接下来我们在 modelsim 的安装目录下找到 modelsim.ini 文件，右键点击属性，把其只读属性去掉，如图 5-17、图 5-18 所示：




图 5-17 ISE 联合 Modelsim 仿真设置（十三）




图 5-18 ISE 联合 Modelsim 仿真设置（十四）

去掉只读属性后，将 Modelsim 安装目录下的 modelsim.ini 文件打开，将我们之前 ISE 安装目录下的 modelsim.ini 文件中复制的内容粘贴到该文件下，如图 5-19、图 5-20 所示：

```

69 ;verilog_psl_checkers = -%MODEL_TECH/../../verilog_psl_checkers/../../Source.files-only-for-this-release
70 ;mvc_lib = -%MODEL_TECH/../../mvc_lib
71 ;infact = -%MODEL_TECH/../../infact
72 ;vhdl_opt_lib = -%MODEL_TECH/../../vhdl_opt_lib
73
74 ; Automatically perform logical->physical mapping for physical libraries that
75 ; appear in -L/-Lf options with filesystem path delimiters (e.g. '/' or '\').
76 ; The tail of the filesystem path name is chosen as the logical library name.
77 ; For example, in the command "-vopt -L ../path/to/lib1 -o opttop_top",
78 ; vopt automatically performs the mapping "lib1 -> ../path/to/lib1".
79 ; See the User Manual for more details.
80 ;
81 ; AutoLibMapping = 0
82
83 [DefineOptionset]
84 ; Define optionset entries for the various compilers, vmake, and vsim.
85 ; These option-sets can be used with the "-optionset <optionsetname>" syntax.
86 ; i.e.
87 ; ..vlog -optionset COMPILEDEBUG_top.sw
88 ; ..vsim -optionset UVMDEBUG_my_top
89 ;

```

图 5-19 ISE 联合 Modelsim 仿真设置（十五）

```

279 xps_iic_v2_03_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_iic_v2_03_a
280 xps_spi_v2_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_spi_v2_02_a
281 xps_insystem_flash_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_insystem_flash_v1_02_a
282 xps_intc_v2_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_intc_v2_01_a
283 xps_ll_fifo_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_ll_fifo_v1_02_a
284 xps_ll_temac_v2_03_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_ll_temac_v2_03_a
285 xps_mch_emc_v3_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_mch_emc_v3_01_a
286 xps_ps2_v1_01_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_ps2_v1_01_b
287 xps_sysace_v1_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_sysace_v1_01_a
288 xps_sysmon_adc_v3_00_b = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_sysmon_adc_v3_00_b
289 xps_tft_v2_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_tft_v2_01_a
290 xps_timebase_wdt_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_timebase_wdt_v1_02_a
291 xps_timer_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_timer_v1_02_a
292 xps_uart16550_v3_00_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_uart16550_v3_00_a
293 xps_uartlite_v1_02_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_uartlite_v1_02_a
294 xps_usb2_device_v7_01_a = F:\ISE_14.7\14.7\ISE_DS\ISE\mti_se\10.5\nt64\edk\xps_usb2_device_v7_01_a
295
296 [DefineOptionset]
297 ; Define optionset entries for the various compilers, vmake, and vsim.
298 ; These option-sets can be used with the "-optionset <optionsetname>" syntax.
299 ; i.e.
300 ; ..vlog -optionset COMPILEDEBUG_top.sw
301 ; ..vsim -optionset UVMDEBUG_my_top
302 ;
303 ; Following are some useful examples.

```

图 5-20 ISE 联合 Modelsim 仿真设置（十六）

粘贴保存之后我们将文件的只读属性重新勾上。勾上之后我们还需要在 ISE 软件上进行相关的设置，如图 5-21 所示，点击菜单栏“Edit”下的“Preferences...”




图 5-21 ISE 联合 Modelsim 仿真设置（十七）

如图 5-22 所示，选择“ISE General”选项卡下的“Integrated Tools”，在“Model Tech Simulator”选项中，通过路径浏览按钮选择 ModelSim 的路径，路径定位到“modelsim.exe”启动文件，点击“OK”完成 ISE_14.7 与 ModelSim_10.5se 的关联。




图 5-22 ISE 联合 Modelsim 仿真设置（十八）

联系我们：

主页：www.easyconnect.cn

淘宝店铺连接：<https://shop109053876.taobao.com/>

成都市黑鹰电子科技有限公司

成都高新区（西区）合作路 89 号

316814396@qq.com

fhpzxq@163.com

028-87884136

18602876097

成都市黑鹰电子科技有限公司